문서의 임의 삭제는 제재 대상으로, 문서를 삭제하려면 삭제 토론을 진행해야 합니다. 문서 보기문서 삭제토론 AMD ZEN 마이크로아키텍처 (문단 편집) ==== 출시 이후 ==== 평가 * 전반적인 성능은 출시 이전의 기대 수준 혹은 그 이상으로 나왔다는 평가가 대부분이다. 비록 스카이레이크나 그 이후의 인텔 경쟁제품 대비 클럭이나 클럭당 성능은 근소하게 뒤지지만 전성비 면에서 명확한 우위, 특히 레거시 실수연산이나 SSE 명령어 연산 성능은 오히려 앞서는 편. * 14nm 공정의 우열은 클럭성능에서는 인텔 대비 열세로 4GHz가 한계이다. 높은 오버클럭 잠재력을 지닌 인텔CPU 대비 단점임이 분명하나, 3GHz대 영역에서의 전성비는 매우 뛰어나 라이젠 7 1700의 경우 8코어 제품인데도 TDP는 65W에 불과하다. * 일반용인 8코어-16스레드, HEDT용인 16코어-32스레드, 서버용인 32코어-64스레드 제품은 상대적으로 저렴한 가격과 차별화된 상품성에 힘입어 소비자들의 높은 관심을 받으며 시장에 안착했다. 이로 인해 인텔은 기존의 HEDT 제품 라인업에서 대대적인 수정을 거쳐 18코어-36스레드까지 지원하는 코어-X 시리즈의 i9 라인업을, 서버 제품은 28코어-56스레드까지 지원하는 제온 시리즈의 스케일러블 프로세서를 도입해야만 하는 처지가 되었다. * 파운드리의 서밋릿지 다이의 수율은 80%에 달한다는 루머가 공개되었다. 최소한 공급망 이슈가 없는 것으로 봐서 양산이 순조로운 상황이라는 예상은 가능하며 파운드리의 생산능력도 입증되었다고 볼 수 있다. * 서밋릿지 다이 수율이 80%라는 이야기와 함께 다이 활용률은 99%에 달한다는 주장도 같이 공개되었다. 수율이 너무 좋아서 코어 절반을 죽여서 판매하는 라이젠 3 제품군 라인업의 출시가 늦어지게 된 것이 아니냐는 추측이 나돌 정도. * 인텔의 공급가 인하 카드는 간접적으로나마 일부는 구체화된 상황이다. 대표적인 예가 데스크탑용 8세대 코어 i7과 i5 라인업에 6코어를 전면에 내세운 커피레이크. * [[CPU게이트|멜트다운 취약점]]이 없다. 그나마 남아 있는 [[보안 취약점]] 중에 한 종류인 스펙터의 경우 Zen과 Zen+에는 마이크로코드 패치가 되었다고 하며, 후속 마이크로아키텍처인 Zen 2에서 근본적으로 해결된다고 한다. 기대 * ZEN 아키텍처는 AMD에서 백지 상태에서 개발하여 갓 출시된 아키텍처라서 오랜 기간 동안 개선을 거듭해 온 인텔 아키텍처에 비해 상대적으로 추후 성능향상의 여지가 크다. * ZEN을 개발한 개발진이 14nm LPP 공정과는 처음 협업하는 것임에도 불구하고 큰 무리 없이 4.0GHz까지의 클럭을 달성하는 데 성공했고, 더욱 고성능인 12nm에서는 4.4GHz까지 달성했으며, 7nm 공정에서는 공정 자체의 성능 향상과 업무숙련도 향상이 시너지 효과를 내면서 더 좋은 결과를 내 줄 가능성이 있다. * 현존하는 소프트웨어 코드들은 당연하게도 새로 출시된 ZEN의 마이크로아키텍처 구조에 최적화되지 않은 반면 샌디브릿지 이후로 점진적인 확대전략을 써 온 인텔 마이크로아키텍처에 적합하게 만들어졌다. 즉 차후 SW수준의 최적화가 진행되면서 기대할 수 있는 성능 향상폭은 인텔 아키텍처보다는 ZEN아키텍처에서 더 높아질 것으로 기대할 수 있다. 물론 ZEN의 시장 점유율이 신통치 않다면 SW최적화의 수혜를 받기 어렵겠지만 현재 ZEN 기반의 RYZEN 제품이 특히 강세를 보이는 부분이 다름아닌 바로 그 고성능이 필요한 하이엔드 시장이므로 SW최적화에 대한 전망은 전반적으로 긍정적이다. * 마이크로아키텍처의 개선 역시 충분히 기대해 볼 만 하다. ZEN의 아키텍처가 최고는 아니지만 전반적으로 균형이 잘 잡혀 나왔기 때문에 동시 명령어 디코딩 숫자 증대나 레지스터파일 증가 등 전형적으로 사용되는 성능향상책을 적용하더라도 안정적인 성능 향상이 가능할 것으로 전망된다. * 4-way 실수/벡터 유닛 구조는 레거시 x87에서부터 최신의 AVX2까지의 명령어들을 무리없이 실행할 수 있는 범용성이 높은 아키텍처이지만 AVX2와 같이 고도로 데이터가 병렬화된 명령어셋에 대해서 스루풋이 절반으로 떨어진다는 문제점을 가지고 있다. 이러한 문제점을 해결하기 위해 현재의 비대칭적인 유닛 기능을 점차 대칭적으로 확장하여 벡터연산 명령어의 스루풋을 높이면서도 레거시 명령어의 실행능력도 유지하는 방향 역시 기대할 수 있을 것이다.[* 다만 각 유닛의 처리 데이터폭을 현용 128-bit에서 256-bit로 확장하는 것은 신중해야 하는 것이 바로 인텔이 섣불리 데이터 폭을 512-bit까지 확대하는 시도를 했다가 발열 문제를 해결하지 못하고 결국 AVX2, AVX-512 명령 사용시 클럭을 저하시켜야만 했던 사례가 있기 때문이며 심지어 이 문제는 현재진행형으로 계속 남아있는 상태이다.]저장 버튼을 클릭하면 당신이 기여한 내용을 CC-BY-NC-SA 2.0 KR으로 배포하고,기여한 문서에 대한 하이퍼링크나 URL을 이용하여 저작자 표시를 하는 것으로 충분하다는 데 동의하는 것입니다.이 동의는 철회할 수 없습니다.캡챠저장미리보기